등록 일자 2025.04.21.
개발
임베디드기타
기타
예상 금액
10,000,000원
금액 조율 가능
예상 기간
60일
기간 조율 가능
지원자 수
1명
모집 마감일
2025년 04월 29일
프로젝트 문의 5
비밀 댓글입니다.
비밀 댓글입니다.
rj******
클라이언트시스템 구성에 대한 문의글이 많아 간략하게나마 댓글로 남깁니다.
참고바랍니다. 감사합니다.
1. 프로젝트 개요
- 프로젝트는 기존 USB 2.0 기반 지문 센서 데이터 수집 시스템을 USB 3.0 기반으로 업그레이드하는 것을 목표
- 센서 데이터는 10bit 해상도를 가지며, Cyclone IV FPGA에서 수집되어 FX3를 통해 PC로 실시간 전송
2. 시스템 구성 요소
- 지문 센서: 10bit Gray Scale, ex(754 x 806 pixel 해상도)
- ADC: 센서의 N채널 아날로그 출력값을 디지털로 변환 (외부 ADC 사용)
- FPGA: Cyclone IV (EP4CE22F17C8N), ADC 결과 수신, 프레임 동기화, 데이터 버퍼링 및 포맷팅
- USB 3.0 컨트롤러: Cypress FX3 (CYUSB3014), GPIF II를 통해 FPGA와 연결, PC로 Bulk IN 전송
3. 센서 주요 사양 요약
- 해상도: ex(754 x 806 (총 약 608,000 pixels/frame))
- 픽셀 데이터: 10bit gray level
- 출력 방식: N채널 아날로그 MUX 출력
- 제어 방식: 외부 클럭(EXCLK), 시작 신호(EXST), I2C 설정 필요
- 동기 신호: HSYNC (라인 기준), VSYNC (프레임 기준)
- 동작 전압: 3.3V (디지털/아날로그), ±15V (아날로그 드라이버)
4. 데이터 처리 및 전송 구조
- 센서 출력 아날로그 데이터를 외부 ADC를 통해 FPGA로 전달
- FPGA는 HSYNC, VSYNC를 기준으로 프레임/라인 정렬 수행
- 구성된 데이터를 FIFO 방식으로 FX3로 전송
- FX3는 GPIF II 인터페이스를 통해 해당 데이터를 PC로 스트리밍 전송
5. FPGA ↔ FX3 인터페이스 요구 사항
-동기 방식: PCLK 기반 FIFO 읽기
- EndPoint: Bulk IN 구성, PC는 프레임 단위로 수신 및 재조합 수행
6. 외주 요청 목적
- FX3 회로 및 펌웨어 개발
- FPGA ↔ FX3 연동 인터페이스 설계
- 데이터 처리 구조 최적화 및 전송 검증
7. 제공 가능한 참고 자료
- 기존 USB 2.0 시스템 회로 구성 및 FX2LP 펌웨어 개요
- Cyclone IV 기반 FPGA 코드 일부 (Verilog)
- 센서 초기화 및 프레임 구동 시퀀스 설명
비밀 댓글입니다.
비밀 댓글입니다.