FPGA CPU S/W 개발 마무리(Analog to Digital)

프로젝트 개요 :
- 항공계기판(HSI) 계기 출력을 위한 ADC, DAC 제어용 FPGA VerilogHDL 코딩 및 CPU S/W 개발 마무리

프로젝트의 현재 상황 :
- HW 개발 완료
- 항공계기판(HSI)는 전시기라고 하고, 전시기를 시험하기위한 신호 발생장비를 점검장비라 함
- 점검장비